Un Ingénieur ASIC physical design ayant un bon anglais sur IDF -78- ou Sophia Antipolis
Publiée le 21/12/2020
par Smarteo
Lieu :
Versailles
Durée : 3 mois renouvelables
Tarif : Tarif non renseigné
Télétravail : Non
Début : asap
Durée : 3 mois renouvelables
Tarif : Tarif non renseigné
Télétravail : Non
Début : asap
Description de la mission :
Smarteo recherche pour un de ses clients, Un Ingénieur ASIC physical design ayant un bon anglais sur IDF -78- ou Sophia Antipolis
Description:
Le but de la mission est d’implémenter des blocs physiques intégrés dans un ASIC en technologie 7nm TSMC.
La prestation consiste en :
- Travail en collaboration avec les équipes design logique ASIC pour des études de faisabilité, et exploration des compromis PPA (Performance, Power & Area) pour des blocs constituant le circuit intégré.
- Activité de floorplanning au niveau blocs (taille et forme des blocs, emplacement des ports d’entrées-sorties, emplacement des mémoires).
- Conduite du flot d’implémentation physique sur les blocs : principalement synthèse topographique et placement des standard cells mais aussi construction du réseau d’horloge, routage des signa...
Voir plus | Connectez-vous / inscrivez-vous
Postuler à cette mission :
Si vous cherchez un CDI ou CDD, le jobboard
Carriere-info
est plus adapté.
Missions
INGÉNIEUR
Clic2search:
Missions
INGÉNIEUR
| 15/01 | Non lu | Ingénieur de production |
|---|---|---|
| 14/01 | Non lu | Ingénieur sécurité |
| 14/01 | Non lu | Ingénieur Virtualisation |
| 14/01 | Non lu | Ingénieur de production |
| 14/01 | Non lu | Ingénieur mobilité |
| 14/01 | Non lu | Ingénieur Réseau |
| 14/01 | Non lu | Ingénieur DEVOPS |
| 14/01 | Non lu | Ingénieur système Mainframe |
| 15/01 | Non lu | Ingénieur Système et Réseaux |
| 14/01 | Non lu | Ingénieur FPGA ASIC |