Un Ingénieur ASIC physical design ayant un bon anglais sur IDF / PACA

Publiée le 05/08/2020 par Smarteo

Lieu : IDF / PACA
Durée : 3 mois
Tarif : Tarif non renseigné
Télétravail : Non
Début : 31/08/2020

Description de la mission :



Smarteo recherche pour un de ses clients, Un Ingénieur ASIC physical design ayant un bon anglais sur IDF / PACA


Description:

La prestation consiste en :
- Travail en collaboration avec les équipes design logique ASIC pour des études de faisabilité, et exploration des compromis PPA (Performance, Power & Area) pour des blocs constituant le circuit int
égré. - Activité de floorplanning au niveau blocs (taille et forme des blocs, emplacement des ports d’entrées-sorties, emplacement des mémoires).
- Conduite du flot d’implémentation physique sur les blocs : principalement synthèse topographique et placement des standard cells mais aussi construction du réseau d’horloge, routage des signaux, an
alyse de la congestion, convergence timing.

Les compétences nécessaires pour la réalisation de la mission sont les suivantes:
- Première expérience en implémentation physique d’ASIC : synthèse et placement/routage, analyse de congestion, convergence timings.
- Connaissance des outils d’implémentation physique orientés ASIC de chez Synopsys ou Cadence (Design Compiler, ICC2, Innovus).
- Connaissance du langage TCL, Perl et/ou Python.
- Connaissance d’un outil de gestion des révisions de fichiers (Git).
- Connaissance en Verilog et/ou SystemVerilog.
- Anglais courant (écrit et oral, coopération avec des ingénieurs anglophones)



Si vous êtes intéressé, merci de me faire parvenir votre TJM ainsi que votre CV à jour au format Word.

Postuler à cette mission :
Si vous cherchez un CDI ou CDD, le jobboard Carriere-info est plus adapté.